此信息由前程无忧审核并发布(查看原发布网址),应届生求职网转载该信息只是出于传递更多就业招聘信息,促进大学生就业的目的。如您对此转载信息有疑义,请与原信息发布者前程无忧核实,并请同时联系本站处理该转载信息。
职位描述:工作描述 负责新产品完整VLSI设计流程。主要任务包括模块级架构设计,Verilog RTL 编码、模块验证。完成工艺流程下的性能保证,静态时序分析及DFT,FPGA开发。应聘者必须具有很强的数字设计能力。 员工要求 - 微电子专业本科/硕士 - 0-2年数字VLSI设计经验 - 具有数字电视系统设计经验 - 懂得Syntheis/STA/DFT - 曾经使用过System C, Verilog和相关ASIC开发工具和流程 - 具有FPGA开发经验