- 工作地点：上海
- 职位：实习生招聘
- 信息来源：财大BBS
说明：
实习生招聘此信息由财大BBS审核并发布（查看原发布网址），应届生求职网转载该信息只是出于传递更多就业招聘信息，促进大学生就业的目的。如您对此转载信息有疑义，请与原信息发布者财大BBS核实，并请同时联系本站处理该转载信息。
一、职位名称：财务实习生
职位描述：会计凭及报表证相关工作
职位要求：
1、财务、会计相关专业
2、有财务相关实习经验
3、每周保证3个工作日，持续3个月以上。
二、职位名称：环境质量实习生
职位描述：
1. 参与质量/环境体系日常运行管理
2. 协助培训, 宣传活动实施
3. 完成体系文件的翻译
要求：
1.教育程度: 06年入学的研究生
2.专业: 企业管理或科技英语或相关专业
3.有相关实习经历
4.计算机水平: MS OFFICE
5.语言能力: CET-4 以上
6. 团队合作精神，认真、负责，做事踏实
7. 其他要求:每周保证4个工作日，持续半年以上
三、职位名称：业务流程质量保证实习
职位描述：
·为满足质量需求和追求持续改进，对公司关键业务流程组织评审和运用监控，以识别流
程弱项和改进领域。
·基于内部顾客调查和绩效测评，协助BPR部门和流程编制部门发现流程改进机会并跟踪过
程，以提高内部顾客满意度。
·为提高流程应用效率和和绩效的可见度，协助建立业务流程绩效测评指标。
·质量意识和文化策略、宣传。
职位要求：
·06年入学的研究生，企业或质量管理专业，或类似专业。
·有相关在企业或质量管理领域的实习或者工作经验。
·对业务流程改进和管理有较好的认识。.
·良好的中、英文写作和口头沟通技巧。
·很好的办公软件应用能力。
·认真，踏实，做事有责任心，具有团队精神
其他要求：每周保证4个工作日，持续半年或以上
四、岗位名称：ASIC/FPGA assitant engineer（Internship）
职位描述：
Job Description:1. Have the telecom background to understand the system requir
ement;
2.Have experience on VHDL/Verilog RTL coding, simulation, synthesis
3. Develop module/chip level verification strategies. Build and maintain simul
ation/regression environment, Create test plans from module level to chip leve
l ; Write test benches for functional verification using HDL or ANSI C.
4.Debug/test the chip design in board/system level cooperate with HW engineers
.
6.Good communication and writing skill, good team work spirit.
职位要求：
1、电子工程专业或类似
2、06年入学的研究生
3、有硬件项目开发的实习或者工作经验
4、勤学苦干、刻苦耐劳精神，主动积极的学习愿望，做事有责任心。
5、每周保证4个工作日，持续半年，一年以上更佳。
请同学酌情看是否能保证职位要求，能保证的同学再投递简历，谢谢！
有兴趣的同学，欢迎应聘。邮件标题格式注明：姓名+职位+每周可来的日子（如张三+财务实习生+周
12345） 到以下邮箱：
yunna.lv@
外地学校的同学请不要投递。
www.yingjiesheng.com@
没有人爬山只为爬到山腰。为何甘于平庸呢？[詹姆士?哈特]
