上海晨星半导体 IC 设计师 07年10月23日东南校园招聘会

说明：

此信息由东南大学就业网审核并发布（查看原发布网址），应届生求职网转载该信息只是出于传递更多就业招聘信息，促进大学生就业的目的。如您对此转载信息有疑义，请与原信息发布者东南大学就业网核实，并请同时联系本站处理该转载信息。

上海晨星半导体 IC 设计师 07年10月23日东南校园招聘会！

作者：晨星软件研发(深圳)有限公司上海分公司

点击率 137

打印

返回上页

加入时间：2007-9-24 10:38:00

过期时间：2007-10-24

全球增长最快的IC设计公司之一 MStar Semiconductor (晨星半导体)热情招聘中!!!

MStar Semiconductor (晨星半导体) 是世界上最大的视频控制芯片提供商之一，我们优异的混合信号处理技术及快速的系统整合能力已为世界公认。目前我们的显示芯片 Display IC 占全世界液晶显示器销量的 60% 以上，单芯片模拟/数字液晶电视类芯片更已在 Samsung、LG等国际大厂量产，显示芯片居中国市场占有率的前三大。公司团队的核心技术包括高速 ADC、HDMI、音/视频处理、RF 和基带。目前我们拥有全球上千名员工，在上海、深圳、中国台湾、韩国、日本、欧洲，美国等地均设有办事网点。

为满足公司在中国业务快速增长的需要，我上海研发部门诚邀有芯片设计基础的应届硕士、博士共同创造一个美好的未来。

福利待遇：优厚的工资、奖金、差旅补助、社会保险等，并根据职位和业绩分配公司股票和年终分红。

MStar Semiconductor (晨星半导体) has several design engineer positions available. Candidates with Master degrees or above in Electrical Engineering with a focus in IC design may apply.

Available positions:

1. Mixed-Signal IC Design Engineer - Responsible for basic analog design, analog behavioral modeling, top level integration, mixed mode simulation, layout supervision, tape out and silicon verification. Candidates should be strong in solid state physics and semiconductor fundamentals.

2. Digital Design Engineer - Digital standard-cell or custom logic design. RTL implementation, synthesis, and static timing analysis using Verilog. Experience with Altera FPGA a plus.

南京东南大学

招聘对象：

2008届无线电工程系、电子工程系研究生

招聘会、笔试日期：

2007年10月23日

招聘会、笔试时间：

14:30 - 18:00

招聘会、笔试地点：

群贤楼报告厅

ww***com[点击查看]" src="file:///C:DOCUME~1isabel.wuLOCALS~1Tempmsohtml1clip_image001.png">ww***com[点击查看]" src="file:///C:DOCUME~1isabel.wuLOCALS~1Tempmsohtml1clip_image001.png">ww***com[点击查看]" src="file:///C:DOCUME~1isabel.wuLOCALS~1Tempmsohtml1clip_image001.png">ww***com[点击查看]" src="file:///C:DOCUME~1isabel.wuLOCALS~1Tempmsohtml1clip_image001.png">

(请带好个人中英文简历、2"相片、成绩单和笔)

Available positions:

1. Mixed-Signal IC Design Engineer - Responsible for basic analog design, analog behavioral modeling, top level integration, mixed mode simulation, layout supervision, tape out and silicon verification. Candidates should be strong in solid state physics and semiconductor fundamentals.

2. Digital Design Engineer - Digital standard-cell or custom logic design. RTL implementation, synthesis, and static timing analysis using Verilog. Experience with Altera FPGA a plus.

简历请投 HRshanghai@