- 工作地点：上海
- 职位：ASIC后端设计工程师 (实习)ASIC Physcial Design Engineer (Intern)
- 信息来源：前程无忧
说明：
此信息由前程无忧审核并发布（查看原发布网址），应届生求职网转载该信息只是出于传递更多就业招聘信息，促进大学生就业的目的。如您对此转载信息有疑义，请与原信息发布者前程无忧核实，并请同时联系本站处理该转载信息。
VLSI Physical Design Engineer
Location：Shanghai，China
RESPONSIBILITIES:
- Responsible for all aspects of physical design and implementation of Graphics processors, integrated chipsets and other ASICs targeted at the desktop, laptop, workstation, set-top box and home networking markets
- Participating in the efforts in establishing CAD and physical design methodologies, flow automation, chip floorplan, power/clock distribution, chip assembly and P&R, timing closure, - Static timing analysis, power and noise analysis and back-end verification across multiple projects
MINIMUM REQUIREMENTS:
- MSEE or MSCS
- Project experience in VLSI physical design implementation
- Understanding of Macro blocks such as RAMs, CAMs, high-speed IO drivers
- Understanding Timing, clock/power distribution and analysis, RC extraction, and basic concept of place and route
- Knowledge of deep sub-micron device model, and processing technology
- Circuit level comprehension of time critical paths, Spice experience a plus
- Experience with CAD tools from Synopsys (Astro/PC/dc_shell/pt_shell/STAR-RC), Cadence (FE/Nanoroute), Sequence (Physical Studio), Mentor or Magma
- Proficiency using Perl, TCL, and Make scripting is preferred.
- Courses taken in digital design, logic design and verilog synthesis
- Responsible for all aspects of physical design and implementation of Graphics processors, integrated chipsets and other ASICs targeted at the desktop, laptop, workstation, set-top box and home networking markets
- Participating in the efforts in establishing CAD and physical design methodologies, flow automation, chip floorplan, power/clock distribution, chip assembly and P&R, timing closure, - Static timing analysis, power and noise analysis and back-end verification across multiple projects
MINIMUM REQUIREMENTS:
- MSEE or MSCS
- Project experience in VLSI physical design implementation
- Understanding of Macro blocks such as RAMs, CAMs, high-speed IO drivers
- Understanding Timing, clock/power distribution and analysis, RC extraction, and basic concept of place and route
- Knowledge of deep sub-micron device model, and processing technology
- Circuit level comprehension of time critical paths, Spice experience a plus
- Experience with CAD tools from Synopsys (Astro/PC/dc_shell/pt_shell/STAR-RC), Cadence (FE/Nanoroute), Sequence (Physical Studio), Mentor or Magma
- Proficiency using Perl, TCL, and Make scripting is preferred.
- Courses taken in digital design, logic design and verilog synthesis
VLSI设计工程师
工作地点: 中国上海
工作内容:
1 负责65/40纳米级别VLSI芯片物理设计及实现的所有工作（绘图芯片, 芯片组, 其他以桌面/笔记本/工作站/手持设备/家用网络化为市场目标的ASIC芯片）
2、参与以下工作：
- 建立65/40纳米级别CAD及芯片物理设计流程
- 芯片设计流程自动化
- 芯片规划及布局
- 电源分布及规划
- 高速时钟规划及设计 (>1GHz)
- 芯片布局布线及封装
- 芯片时序收敛
- 静态时序分析
- 功耗/噪声/信号完整性分析及后端验证
2、参与以下工作：
- 建立65/40纳米级别CAD及芯片物理设计流程
- 芯片设计流程自动化
- 芯片规划及布局
- 电源分布及规划
- 高速时钟规划及设计 (>1GHz)
- 芯片布局布线及封装
- 芯片时序收敛
- 静态时序分析
- 功耗/噪声/信号完整性分析及后端验证
要求:
- 电子工程或相关专业硕士生
- 有VLSI芯片设计经验
- 了解 RAMs, CAMs 或者高速IO电路
- 拥有以下知识: 时序分析, 功耗/高速时钟规划以及分析, 寄生参数RC的提取， VLSI布局布线基础知识
- 了解超深亚微米器件模型，制造工艺
- 具有关键路径的电路结构分析能力，有Spice经验者优先
- 具有相关EDA工具使用经验：Synopsys (Astro/PC/dc_shell/pt_shell/STAR-RC), Cadence (FE/Nanoroute), Sequence (Physical Studio), Mentor 或 Magma
- 具有脚本编写能力，熟悉Perl, TCL, 或 Makefile 脚本者优先
- 有以下相关课程背景：数字电路设计， 数字逻辑， verilog综合
- 电子工程或相关专业硕士生
- 有VLSI芯片设计经验
- 了解 RAMs, CAMs 或者高速IO电路
- 拥有以下知识: 时序分析, 功耗/高速时钟规划以及分析, 寄生参数RC的提取， VLSI布局布线基础知识
- 了解超深亚微米器件模型，制造工艺
- 具有关键路径的电路结构分析能力，有Spice经验者优先
- 具有相关EDA工具使用经验：Synopsys (Astro/PC/dc_shell/pt_shell/STAR-RC), Cadence (FE/Nanoroute), Sequence (Physical Studio), Mentor 或 Magma
- 具有脚本编写能力，熟悉Perl, TCL, 或 Makefile 脚本者优先
- 有以下相关课程背景：数字电路设计， 数字逻辑， verilog综合
公司简要介绍：
As a world leader in graphics and digital media technology NVIDIA’s objective remains solid: to be the most important technology company in the world. We invest in our people and our technologies, support and fund industry research around the world, and consistently deliver quality, competitively priced products to our customers. NVIDIA’s culture promotes and inspires our team of world-class employees to be at the top of their game. We’ve created an environment where talents are recognized and collaboration is valued. Our employees are shaping the world of tomorrow…today. We invite you to explore the opportunities available at NVIDIA to see what your future may hold.
我们是全球可视化计算领域的领袖, 最近刚在中国北京,深圳和上海成立了分公司和代表处。我们正在广募贤才，帮助我们在中国设计、推广和销售新一代图形芯片和数字媒体处理器。
作为图形技术和数字媒体处理器行业领袖，NVIDIA公司矢志不渝地追求自己的目标——成为全球最重要的高科技公司之一。我们投资于人才培养和技术开发，支持并资助世界各地开展的行业研究活动，始终向我们的用户提供质优价廉的产品。NVIDIA极富进取精神的企业文化，鼓舞和激励我们世界顶尖的工程师和开发人员立志成为行业翘楚。我们已经创造了一个尊重人才和注重协作的工作环境。
我们求贤若渴，诚募能够尽情玩乐、高效工作、永不言输的工程师，他们将引领图形处理行业的未来发展。可视化计算行业是一个竞争异常激烈的高风险行业，为了保持市场领袖地位，我们需要最聪明、最具创新能力的工程技术人才。我们今天所做的一切，都是为了创造一个更加美好的未来!
诚邀加盟NVIDIA
我们是全球可视化计算领域的领袖, 最近刚在中国北京,深圳和上海成立了分公司和代表处。我们正在广募贤才，帮助我们在中国设计、推广和销售新一代图形芯片和数字媒体处理器。
作为图形技术和数字媒体处理器行业领袖，NVIDIA公司矢志不渝地追求自己的目标——成为全球最重要的高科技公司之一。我们投资于人才培养和技术开发，支持并资助世界各地开展的行业研究活动，始终向我们的用户提供质优价廉的产品。NVIDIA极富进取精神的企业文化，鼓舞和激励我们世界顶尖的工程师和开发人员立志成为行业翘楚。我们已经创造了一个尊重人才和注重协作的工作环境。
我们求贤若渴，诚募能够尽情玩乐、高效工作、永不言输的工程师，他们将引领图形处理行业的未来发展。可视化计算行业是一个竞争异常激烈的高风险行业，为了保持市场领袖地位，我们需要最聪明、最具创新能力的工程技术人才。我们今天所做的一切，都是为了创造一个更加美好的未来!
诚邀加盟NVIDIA
爱不能单独存在，它的本身并无意义。爱必须付诸行动，行动才能使爱发挥功能。 [德蕾莎修女] *download.yingjiesheng.com*
