[上海]灿芯半导体(上海)有限公司校园招聘

    灿芯半导体（上海）有限公司，成立于2008年7月，是一家ASIC设计服务公司。本公司定位于130/90nm以下的高端设计服务与Turn-Key 服务，为客户提供从源代码或网表到芯片成品的一条龙服务。
　　灿芯由来自海外与国内共三家风险投资和美国的Open-Silicon共同投资一千万美元创建，其中Open-Silicon以技术与业务为投资，包括该公司的最新科技成果，支持65-40nm工艺的技术工具Max Tools，为灿芯提供强大的技术与市场支持，
　　基于客户至上的宗旨和开放的服务理念，灿芯半导体为客户提供完整的芯片整体解决方案，涵盖了晶圆厂家的选择，工艺节点的应用，IP，后端设计，封装和测试方案与逻辑等方面。灿芯在客户设计周期的早期就开始参与，并与客户进行充分沟通，从而保证在设计初期就对于整个产品有一个全局的把握。更重要的是，灿芯还有一整套严谨的设计流程，该流程从网表开始就进行了严格的质量把关，以保证芯片能够一次流片成功。此外，无论是MPW还是工程试生产，灿芯半导体都提供测试程序的开发和封装设计开发服务，以满足客户对于芯片进度和质量的要求。
　　与此同时，灿芯还和世界各大晶圆厂商，IP供应商，封装厂商，测试厂商都保持着良好的关系，因此，能够为客户提供多样化的选择。

Brite Semiconductor is a fabless ASIC company delivering the most cost-effective, predictable and reliable custom ASIC solution to electronics product customers worldwide. Brite Semiconductor uses proven design flow and methodology with advance design capability and provides end-to-end custom ASIC solution based on a proven business model that provides a seamless, low-cost, low risk alternative to traditional models for complex ASIC design and development.

校园招聘岗位 (工作地点均为:上海)

Junior P&R Engineer

Descriptions:

Responsible for the development and support of customer based design form netlist to GDS tapeout, including:

-          VLSI chip floor plan;

-          CTS, Power plan, Placement & Routing, SPF extraction;

-          Whole chip DRC/LVS, and GDS tapeout.

Requirements:

-          0-2 years of experience and minimum of BS in EE or equivalent; MS a plus.

-          Experienced in one of the major P&R (Place & Route) tool suites (Cadence, Synopsys, Mentor, or Magma).

-          Background in timing closure and signoff (PrimeTime experience).

-          Scripting expertise (Perl, Tcl, or Python) a strong plus.

-          Actual chip tapeout experience on a recent technology node (65nm or below) a strong plus.

应聘方式：请将个人简历以附件的形式发送到: Jobs@

           邮件标题:“灿芯半导体 岗位名称 学校 专业 姓名”

           请于5月1日前将简历投递至邮箱，我们将尽快安排面试！

联系电话：021-50277866

传    真：021-50271667

公司主页：ww***com[点击查看]