[上海]普迪飞半导体技术（上海）有限公司2011校园招聘

PDF Solutions 创立于1991年，致力于发展和利用我们独有的工艺-设计互动集成技术和服务，为IC业界提供最优的系统基础结构以提高IC良率、性能和可靠性。总部位于美国加州的圣荷西(San Jose)，并在德州的达拉斯(Dallas)、法国、意大利、德国和中国、日本等拥有分公司及技术中心。于2001年成为上市公司(NASDAQ： PDFS)。

我们的人才

我们现在全世界拥有三百多个超群的人才，专业领域包括工艺集成，设备物理学，TCAD，测试芯片，软件开发，集成电路设计，版图分析，数据分析，市场营销，行政和财务等诸多方面。

我们的优势

PDF拥有全球领先的工程数据管理和分析系统（YMS系统），基于独特工艺表征测试芯片的良率提升咨询服务，以及卓异的缺陷侦测和分类系统服务(FDC)。PDF向客户包括半导体整合器件制造商(IDM)，芯片代工厂和设计公司， 太阳能电池片制造商等，提供着最先进的产品和技术服务。

PDF基础构架和良率/效率提升咨询服务， 能在更快的时间内帮助厂商在不同的产业阶段快速提升产品良率，控制成本和加快产品上市量产时间。十余年的技术创新和整合，一流的咨询团队以及丰富的客户服务经验为PDF赢得了领袖的市场地位。

你的机遇

在PDF Solutions的杰出人才能有充分的机会去：

研发，了解全世界最尖端的半导体技术

拓展对半导体业各方面的视野

发挥创新能力，解决技术难题

积累客户服务，团队合作与领导的经验

上海分公司的使命

PDF Solutions普迪飞半导体技术（上海）有限公司成立于2006年，是全球的工程数据分析和标准化服务中心。我们将在超越客户对质量、服务以及效率的期待的同时，推动本公司在数据分析和方法论专长领域的进一步发展；并以此为基础，帮助拓展本公司在中国的半导体市场，从而与中国半导体客户密切合作来显著提高他们在全球市场的竞争力。

招聘职位

1、Data Analysis Engineer 数据分析工程师

经验：有半导体产品或工艺数据分析工作经验者。

 

主要目的：为客户顾问小组提供准确，全面和及时的标准数据分析以解决良率及技术问题。推动公司在数据分析和方法论专长领域的进一步发展。

 

特殊要求：需出差美国和其它国家 PDF Solutions 分支机构（培训，公司会议等）

 

工作流程和主要职责:

定位并准备待分析数据。 (测试芯片数据来自于 PDF 的电子测试器，又称 pdFasTest 。)

检查作业传票档案上数据待析日期。与顾问小组协调员协调，跟踪数据待析以开始及时分析。

定位适当的分析报告模板以进行分析。

与数据整合工程师协调，找出并解决数据下载的问题。

执行标准分析报表。

监控分析并与整合工程师协调，共同解决分析运行中的可能出现的任何问题。

检阅分析结果和质量。呈递分析结果给顾问小组协调员及经理。

与工程服务工程师一起解决在分析中遇到的有关数据方面的问题。上报其他分析中遇到的问题给高级数据分析工程师。

通报客户分析进展情况。

管理并按时完成一组作业。若无法于期限内完成，上报经理。

参与定期操作，质量评估和（分）公司会议。

 

职位说明:

PDF是半导体业的"医生"，帮助客户发现、分析并解决设计、生产中的疑难杂症，主要集中在生产制造良率和产品性能提高相关的分析研究。数据分析最核心的价值就是发现问题，并对之进行科学分析，一如医生的诊断。提供确切、详尽的诊断分析报告，以及相应的改善建议，是数据分析的职责，为客户发现问题并找出解决方案，是最终的目标。判断数据的完整、正确性，并寻求相关部门作出相应调整也是责任之一，一如拿到X射线报告的医生，首先需要判断这份报告本身的准确性。公司有大量先进分析工具（设计、测试到分析等多个领域），掌握如何使用这些先进工具就像X射线、B超等对医生一样重要。同时，公司一直致力于不断改善和创新，对于这些工具问题的反馈、建议，这也成为数据分析工程师的责任之一。好的诊断不仅在于发现问题，更在于让客户接受并做出相应改进。同时，好的诊断档案对于他人也是良好借鉴，把问题和根源进行清晰、准确的描述并归档，也是数据分析工程师的重要责任。领域知识的复杂多样、爆炸式更新、关联领域的广泛性，快速学习吸收新知识，能根据已有知识背景和新的分析需求，提出建设性意见甚至创造新的分析方法、工具。

 

职位要求:

学历：电子工程、材料科学 、物理或相关领域的学士，硕士或博士。

 

语言：通过大学英语四、六级考试。口语及书面英语能满足沟通工作交流及解决技术问题的要求。能以英语撰写报告、文件和电子邮件。能有效地用英语面对面或用电话沟通，流利者更佳。

 

品格与能力：

优秀的顾客服务态度。注重符合顾客的需求。

优秀的解决技术问题的技能。

自动自发，学习快速。

努力不懈，主动解决问题。

团队精神。能与办公室和远程同事顺利合作。

沟通技巧。能清晰简明地解释并沟通复杂的概念。

彻底而井然有序的工作风格。

非常注意细节。注重准确性。

广泛了解电子，物理和材料科学。更佳: 了解半导体装置物理学，过程技术，和/或 VLSI 设计原理 (CMOS, bipolar, bi-CMOS, DRAM) 。

非常了解实验设计和工程统计学。更佳: 了解统计软件工具 (例如 S plus, SAS, RS1, Matlab).

优秀的计算机能力 (UNIX and PC platform)。更佳: 程序语言能力 (例如 C / C++, Java)

2、CV Test Chip Designer
设计工程师

 

Job description:

• Design, generate and verify specific Characterization Vehicle® test chip layouts to characterize clients' manufacturing processes and quantify impact of design on product performance and yield. Focus on short flow (BEOL, FEOL) test chips.
• Use PDF proprietary automated layout tools including layout generators, routers and packers to create, place and route CV test chip structures.
• Generate all collateral needed for testing, inspection, analysis, and documentation of CV® Test Chips.
• Participate with client in detailed review of test chip including post-OPC data review and pre mask-making reviews
• Work closely with PDF CV Analysis Methods to create an optimal design of experiments for CV® test chips.
  

工作内容：

• 设计、实现、验证CV(Characterization Vehicle®) 测试芯片的版图,
  以用于诊断客户生产制程和量化分析设计对于产品性能及良率的影响。前端和后端均在其内。
• 使用PDF专有的自动化版图设计工具（包括版图生成器，布局布线工具等）设计实现测试芯片。
• 提取版图参数及其它所需，用于CV芯片的测试，检查，分析，和存档。
• 与客户合作参与测试芯片的详细检查，包括OPC之后和掩模版制造前的数据检查。
• 与 PDF CV分析领域紧密合作，给出测试芯片的最佳实验设计方案。
  

Required skills and experience:

• Sound understanding of semiconductor manufacturing process and transistors
• Experience with semiconductor layout methods and layout tool suites (e.g., Cadence, Mentor, etc).
• Working knowledge of DRC and LVS tools and deck creation and applicatoin
• Basic knowledge of Unix scripting languages (e.g., perl, CSH, SH, Tcl, etc)
• Basic knowledge of parametric test methods
• Self-motivated and highly professional including some experience with customer interactions
• Familiarity with interpreting and using Design Rule Manuals for deep sub-micron semiconductor processes (both foundry and IDM)
  

品格/能力/经验要求：

 

• 理解半导体制造工艺和晶体管结构。
• 版图设计和相关设计工具（如Cadence, Mentor等）使用经验。
• DRC和LVS相关知识和经验。
• Unix脚本语言的基础知识（如perl, CSH, SH, Tcl等）
• 参数测试方法的基础知识。
• 自动自发，敬业，专业；如有与客户沟通经验更佳。
• 熟练地理解并使用深亚微米半导体工艺的设计规则手册。
  

Job desirables:

• Experience with Cadence Virtuoso and/or Cadence SKILL programming language
• Experience with Mentor Graphics Calibre DRC
• Experience with any part of Design for Manufacturability including design modification, verification, algorithms or failure analysis
• Experience using circuit modeling software (HSPICE, Spectre, etc)
• Familiarity with semiconductor reticle-making practices (mask data prep, dummy fill algorithms, basics of OPC, mask fracturing and biasing, etc)
  

如有更佳：

 

• Cadence Virtuoso / Cadence Skill语言编程经验
• Mentor Graphic Calibre DRC使用经验
• 任何DFM有关的经验，包括设计修改、验证、算法设计或者失效分析。
• 电路仿真软件使用经验（HSPICE, Spectre等）。
• 熟悉半导体生产实例（如掩模数据准备，dummy fill算法， OPC基础知识，掩模板其他相关经验等）。
  

 

职位说明:

 

作为PDF核心部门之一，如果说PDF是半导体行业的"医生", 那么体系健全功能覆盖广泛的客户化定制测试芯片-- CV (Characterization Vehicle®)--就是医生手中的最重要工具之一，而其设计将是整个诊疗过程的前沿并影响重大的环节，也是实现项目目标的关键之一。在项目的最开始阶段，即需通过与客户的紧密合作，帮助客户将需求进一步清晰化，根据不同客户的不同需要进行实验设计并定制测试芯片以帮助客户捕获并诊断芯片制程中存在的问题/寻找可改进的空间/等等。为保证实验设计的有效和后续测试分析的顺利进行，进而帮助客户实现良率和性能的显著提升，作为设计部门的设计人员，须以零误差为自我要求，兼具全局观，深刻理解项目需求，用严谨有序负责的工作态度贯穿始终；与此同时，设计人员将有机会不断接触业界先进技术。

 

 

 

3. CV ®Field Applications Engineer

 

Education:

MS in EE, Physics, Materials Science, or Chemical Engineering

 

Experience:

MS 1+ years

 

Job description:

Summary: The Characterization Vehicle (CV) test chip, is a core component of PDF yield ramping methodology. The CV test chip Design Engineer conceives, architects and produces these chips; the CV Field Applications Engineer supports these test chips for a client service team and for PDF clients by delivering training for analysis and electrical test tools and supporting these applications at client site.

 

These are the major responsibilities in this position

• Direct client training: To ensure the most effective CV implementation for each client and manufacturing process, the Test Chip Applications Engineer meets client regularly by phone and travels to client sites to to give training classes and supporting new installations of PDF software (pdCV) and test hardware (pdFasTest).
• Customer Case Tracking and Disposition: First-line support of client questions related to analysis and/or electrical test of the CV test chips. Includes daily use of case-management database (FootPrints) to disposition requests for self and other support groups at PDF.
• Electrical test data QA: Colloborate with CV Test Engineers to perform QA of first data from each CV and ensure that the CV test chip functions as intended. Beyond simple debugging of test program and mask design issues, this work also results in valuable feedback used guides future CV design efforts.
• Periodic Maintenance support involving on-site visits to PDF clients
• Support CV integration: Work closely with CV Integration Engineer to bring-up each CV within a client service engagement including supporting the linkages from electrical test to analysis to client failure analysis and physical review
• Write training documentation: Write documentation for both internal and external training classes.
• Travel averages 25% annually.
  

 

Required skills and experience:

• Course work in VLSI physical layout design and/or basic experience in IC layout
• Functional understanding of basic test structure design, especially for process-related test structures such as Combs, Serpentines, Chains, etc. Experience in more complex test structures (MOSFET, BJT, Antenna evaluation, memory cell evaluation, etc.).
• Basic understanding of Design-of-Experiment (DOE) techniques and ideas.
• Basic Understanding of processing steps involved in advanced semiconductor manufacturing processes (e.g., sequence and purpose of typical CMOS processing steps in a DUV, 6LM Cu/DD process)
• Good computer skills (both UNIX and Windows PC) including familiarity with scripting languages like Perl or Tcl. (No C language experience necessary.)
• Experience with at least one of the following: 1) Instructing others in Engineering Software Applications (e.g., EDA tools, TCAD tools, Yield Management or Defect Management Systems like dataPOWER); 2) supporting semiconductor electrical test equipment (e.g, Keithley, Agilent, HP) by setting up prober recipes, debugging or writing small test programs and or operating the bench tester or production tester.
• Excellent written and oral communication skills.
• Excellent time and project management skills
• Highly professional, self-motivated and self-managed.
  

 

 

Job desirables:

• Experience working as a process integration engineer, or understanding of major process integration issues, in advanced semiconductor manufacturing processes (130nm and below)
• Experience with numerical data analysis for yield or performance characterization of advanced semiconductor manufacturing processes or products. Includes knowledge of basic statistical analysis tools like S-plus, JMP, SAS,etc.
• Experience supporting or using results of Inline Inspection equipment such as AMAT, KLA-Tencor or Hitachi inline defect inspection or SEM review tools.
• Experience doing yield or performance modeling of advanced semiconductor manufacturing processes or products, especially in the breakdown of yield loss into module-specific contributions and/or systematic vs. random behavior.
• Knowledge of specific product or process categories such as High Performance CMOS, ASIC CMOS, DRAM, FLASH, microprocessors, eDRAM processing and NVRAM processing.
  

我们注重的品格

客户至上的理念，团队精神，自强，自律，敬业。 

行动起来！

让 PDF Solutions 了解您：请把您的中英文简历发送至 PDFShanghai@

如何写一份简单、直接、高效的求职信？