[北京]雅格罗技（北京）科技有限公司2011招聘

雅格罗技（北京）科技有限公司

Agate Logic(雅格罗技)是国内第一家专业从事fpga与structured asic研发的公司。Agate是普适可编程门阵列（APGA，Adaptable Programmable Gate Array）技术的首创者和领导者，致力于为系统制造商提供高集成度、高灵敏性、高性价比的可编程逻辑器件、可重构处理器及相关软件设计工具。

凭借自主研发的现场可编程（FP，Field Programmable）和掩膜可编程(MP，Mask Programmable) 以及嵌入处理器、控制器和数模接口逻辑等方面的先进技术，Agate Logic 创新的APGA系列芯片不仅帮助客户大大缩短了产品上市时间，提高产品设计灵活度，而且通过摊薄高额流片费用降低了客户进入市场的成本。Agate Logic提供的APGA通用设计平台，配合高效的EDA软件及可配置的IP模块，可被广泛运用于可重构系统芯片（CSoC，Configurable SoC）设计，将为系统供应商带来更多的竞争力。

Agate Logic植根中国，面向世界，以推动“中国创造、中国制造”的核心器件、通用芯片与基础软件发展为己任，组建了一支经验丰富的技术精英团队，立志为中国信息产业发展开桥铺路，做出卓越贡献。

若有意应征相关职位，欢迎来电来邮。

电话：010-82150100转326

Email：hr@

2011年校园招聘职位

基础架构高级软件工程师

职责：维护开发基础类库，把各个软件模块都需要用到的部分提取定义成公共库，定义基础数据的文件格式，定义程序间交换数据文件的格式，定义公用对象的数据结构，命名规则等。

要求:

·电子工程或者计算机专业硕士以上学历，应届毕业生；

·精通C/C 语言， 熟练使用STL库，熟悉Qt；

·精通面向对象设计，设计模式；

·精通Winsows, Linux平台上C 开发，调试。

·高度的软件抽象能力，对软件开发过程有一定的预见能力。

IC Front-end Design Engineer  IC前端设计工程师

职责：独立地对ASIC 或 FPGA的优化硬件可重用HDL模型进行描述，设计，执行，并验证；

要求：

·熟悉使用Verilog/VHDL，熟练使用逻辑综合，仿真和验证工具，如DC, Modelsim/VCS；

符合以下条件者优先考虑：

·较好的脚本语言编程能力，如TCL, perl.；

·能够熟练使用PrimeTime 做静态时序分析，精通Shell脚本，Python，Perl。

IC Circuit Designer IC电路设计工程师

职位职责：负责电路性能指标的制定与整个电路设计的执行，以及电路建立，原理图输入，仿真，版图与线路板的管理，测试描述与电路测试。

职位要求：

·E.E硕士学历，具有CMOS电路设计经验者优先；

·熟练使用主要的EDA工具，如SE, Hspice 和 Hsim；

·优秀的中英文交流及文档书写能力；

·有PLL和高速IO设计经验者优先。

嵌入式开发工程师

职位描述：

·计算机、通讯、电子类相关专业，应届毕业生；

·熟悉MCU组成的硬件系统，以及MCU程序编写；

·熟悉嵌入式应用开发；

·能够进行电路设计和调试，可以辅助完成基本测试；

·熟悉常用网络技术（TCP/IP, HTTP, Socket编程）；

·拥有具体产品开发经验者, 优先考虑。

EDA Software Engineer EDA软件工程师

职位描述：

·熟练用C/C 设计与调试先进的大规模EDA软件；

·联合开发Agate专用的综合引擎；

·建立测试例子和基准，分析与评估；

·建立有效的形式化验证环境。

职位要求:

·硕士以上学历，扎实的C/C 编程技能，同时具备在Linux/Unix编程开发经验；

·较强地解决和分析问题的能力，有开发大型软件项目的经验优先；

·有相关EDA工作经验者优先。

系统测试工程师/产品测试工程师
职位要求：
·硕士学位，计算机，电子工程或其它工程或科学领域专业毕业；
·丰富的FPGA RTL设计，仿真，调试经验；
·丰富的8051 C/C 设计调试经验；
·具有常用scripting语言(如TCL, Python, shell)方面的知识和经验；
·能熟练使用示波器/逻辑分析仪进行调试；
·具备良好的沟通能力,有很强的学习欲望和学习能力。

设计工程师: FPGA架构设计与评估
职位描述：
·致力于FPGA架构的设计与评估
· 与IC组协作，对FPGA架构进行RTL建模，验证软硬件模型的一致性，从layout提取timing信息，帮助软件建立timing 模型
·与软件组协作，评估FPGA基本单元功能，routability，协助软件建模,进一步完善架构设计等
职位要求：
·硕士学位，计算机，电子工程或其它工程或科学领域专业毕业；
·熟练ASIC/FPGA逻辑设计，验证，综合；
·对STA timing提取和分析有丰富的经验；
·对CMOS，门级电路以及timng有深刻认识的优先考虑；
·熟悉CPU,FPGA体系架构的优先考虑；
·具有常用scripting语言(如perl, Python, shell)方面的知识和经验；
·具备良好的沟通能力,有很强的学习欲望和学习能力。