二、招聘职位
APR工程师(若干)
工作内容:
负责ASIC中的数字部份的版图自动布局布线（APR）设计，完成从netlist到GDSII的设计实现。包括Floor Plan、CTS、Place and Routing、Performance/Power/Area优化及后段验证(DRC、LVS、LPE)。
任职条件:
1. 集成电路、微电子、电子信息、自动化相关专业本科毕业。
2. 学过数字电路设计、IC后端设计工具 (EDI / ICC / PT / LEC / Voltus / Calibre / …) 。
3. 乐于团队合作、沟通，且愿意积极学习者。
4.精通汉语、朝鲜语者尤佳。
Layout工程师(若干)
工作内容：
- 依电气特性与布局规范,将电路图中的组件与接线做布局布线,最后用DRC& LVS做验证,确保符合设计需求。
- 具备Tape out经验、能独立处理Whole Chip能力。
- 具备对Latch-up/ESD/Antenna/EM/IR的认识与处理能力。
任职条件:
1. 集成电路、微电子、电子信息、自动化相关专业本科毕业。
2.具备基础的CMOS VLSI或半导体知识背景。具备IC Layout、DRC、LVS实作经验者尤佳。
3.乐于团队合作、沟通，且愿意积极学习者。
三、加入我们
智联投递：搜索“联暻半导体”搜索相关职位
邮箱投递：投递于邮箱(HR@)，姓名 学校 专业 应聘职位
微信关注：搜索“联暻半导体”或扫描二维码关注我们。
招聘甄试
通过简历筛选，符合公司招聘职位之任职条件者，公司将在7日内电话通知您，并协调您合适的甄试(包含笔试与面试)时间与地点，参与甄试。
期待您的加入！ |
