欢迎来到应届生求职网-中国领先的大学生求职网站

[北京]中科物栖

(全职,发布于2018-09-12) 相关搜索
说明:

此信息由北京理工大学-宣讲会审核并发布(查看原发布网址),应届生求职网转载该信息只是出于传递更多就业招聘信息,促进大学生就业的目的。如您对此转载信息有疑义,请与原信息发布者北京理工大学-宣讲会核实,并请同时联系本站处理该转载信息。

中科物栖

开始时间: 2018-09-27 13:30

结束时间: 2018-09-27 15:30

地点点: 唯实报告厅

公司简介

(物栖是谁)物栖(Jeejio)是一家年轻的高科技创业公司,创始人来自Intel、华为、海尔、中科院、北大和新加坡国立大学,是一群富有远见和创造力的极客,渴望给世界带来前所未(物栖做什么)物栖寓意“栖息于万物之中”。物栖的使命是为IoT(万物智联)时代提供创新的AI芯片、超微计算机、智能操作系统和设备云服务,成为万物互联、万物智能生态的核心构建者。(加入物栖)期待遇到志同道合的你!如果你是芯片领域的专业人士,如果你深谙安卓和操作系统精髓,如果你对使用AI技术解决实际问题有独到见解,如果你期待挑战百亿IoT设备的云服务平台,如果你对创造新的智能硬件产品极富热情,加入物栖,开启造物之旅。

招聘岗位及职责

一、算法优化工程师

岗位职责

1. 面向物栖AI芯片Jeejio NPU进行指令级优化(如矩阵计算库优化)

2.  参与嵌入式平台的深度学习及计算机视觉的算法性能优化

3. 参与研发Jeejio AI框架和底层计算库

任职要求

1.熟悉C/C 编程,熟悉至少一门脚本语言

2. 熟悉基本的计算机视觉算法和主流深度学习开源框架(如Caffe、TensorFlow、PyTorch、MXNet等)

3. 拥有良好的沟通能力和逻辑分析能力

4. 满足如下条件者优先

n熟悉ARM、SSE、DSP、CUDA的指令级优化和常用计算函数的优化

n有深度学习相关优化经验者优先;

n拥有不少于2年的实践经验(含硕士/博士期间的研究经历)

 

二、ASIC设计工程师

岗位职责:

1.  SoC前端设计和集成,SoC IP设计以及系统验证;

2.  根据系统芯片功能和性能要求对模块进行设计规划,编写规格说明书和用户手册,根据设计规范和接口时序完成详细文档设计,并使用Verilog实现模块的RTL描述;

3.  根据模块设计规格,负责模块在SoC模拟验证环境、FPGA原型验证环境的集成,编写时序约束脚本,并协助FPGA工程师完成模块的FPGA综合,协助后端工程师完成模块的物理实现;

4.  根据模块设计规格,协助验证工程师完成模拟验证大纲、FPGA验证大纲,开发测试向量,协助完成验证目标。

 

任职要求:

1. 电子工程、微电子或相关专业;

2.  英语4级以上,具有良好的英文文档阅读能力;

3.  熟悉ASIC设计流程及主流EDA设计工具使用方法;

4.  具有一定的RTL开发经验,能够根据需求制定规范,使用Verilog进行RTL设计,具有良好的coding style,熟悉timing的概念;

5. 熟悉AMBA总线架构,熟悉以下SoC子系统之一:

Memory】DDR控制器,DDR PHY, LPDDR3/4协议

【多媒体】camera ISP, LCD控制器

SoC外设接口】DSI, CSI, UART, SPI, I2C, I3C, etc.

MIPI PHY】D-PHY (DSI/CSI), M-PHY,UniPro

【存储系统】eMMC,UFS,raw NAND,SPI NOR,etc

6.  良好的团队合作精神和沟通能力,认真负责的工作态度

三、Android开发工程师

岗位职责:

负责Android 应用开发和维护

岗位要求:

1.  熟悉Andriod OS系统体系架构、Framework层。

2.  熟悉Andorid SDK能独立进行应用系统开发和移植。

3.  深入了解底层服务等技术,精通JavaJavaScript语言。

4.  有良好的代码和技术文档编写习惯,乐观向上,有良好的团队协作能力。

 

 

公司办公地址:北京市海淀区苏州街18号长远天地大厦A2座

招聘邮箱:join@jeejio