sst研发中心招聘

标 题: sst研发中心招聘
发信站: 水木社区 (Wed Feb 28 15:06:38 2007), 站内

到上地上班，待遇优厚，年终有25%的奖励，是全年的25%喔。有意者请发简历到 steng@


冠捷半导体（上海）有限公司

公司简介
冠捷半导体（北京）研发中心（SST Beijing Design Center ）隶属于冠捷半导体（上海）有限公司（SST China.,Ltd)。中心拥有一批具备丰富研发经验的工程师，主要由 IC数字设计，芯片固件开发，芯片测试（FPGA/样片）队伍组成。作为母公司SST的北京研发中心目前致力于高附加值的带有闪存的特殊应用芯片设计。中心的65系列，79系列和NAND FLASH控制器系列产品拥有了一批长期稳定的客户，如遥控器OEM生产厂商（UEI),主板生产厂商(VIA),高端手持设备(Apple iPod nano播放器)等。

母公司是国际著名的半导体企业Silicon Storage Technology, Inc (SST)，是世界上主要闪存供应商之一。其成立于1989年，并于1995年11月在美国NASDAQ上市。SST入驻中国五年，正处于快速增长期，我们渴望追求卓越，致力于半导体行业的优秀人才加入；同时为您提供广阔的发展空间和畅通的晋升管道，具有竞争力的薪资、福利、津贴及假期。鲜亮的职场人生从这里起步，欢迎您与我们一起进步！

公司网站： ww***com[点击查看]

------------------------------------------------------------
Senior Firmware Engineer(职位编号:#06039)

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 五年以上


外语要求： 英语 熟练
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
- The candidate will design, develop and maintain firmware for subsystem product with embedded controller and NAND flash memory.
- The candidate will contribute to current product and also development future product.
- The firmware is a flash-based file system to serve as storage, such as replacement of hard disk and USB Flash drive.
- Ideal candidate must be independent, quick learner, and result oriented.
要求:
- 丰富的嵌入式系统开发经验
- 精通C语言，有2万行以上code开发经验。
- 本科5年，研究生3年以上开发经验；
- 计算机及相关专业毕业；
- 使用过ARM等开发环境，有示波器等仪器使用经验；
- 熟悉微控制器和windows编程。



--------------------------------------------------------------
Senior System Engineer(职位编号:#06018)

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 五年以上


外语要求： 英语 熟练
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
- The candidate will need to work with logic designer to define/verify the SOC system on PCB board.
- The job responsibility including Board level design/debug, firmware developing and system level SOC chip verification
- Ideal candidate must be independent, quick learner, and result oriented

Key Competency Requirements:
- 精通C/C++，有丰富的底层编程经验；
- 精通PCB设计（原理图，版图），有丰富板级调试经验；
- 本科5年或研究生3年以上开发经验；
- 有FPGA使用经验。



---------------------------------------------------------------
Firmware Engineer

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 三年以上


外语要求： 英语 良好
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
-Design, implement and maintain embedded firmware for Flash Drive Product(including CF,ATA and USB).
-The candidate will be involved in the whole design cycle and responsible for design and implementation.
-The job covers undersatanding exist firmware structure and implementation and improving or adding new features for the product, as well as solving all related compatibility problems.
-When new project is launched, the candidate will be able to move to new firmware development.
-This candidate will work at SST China Beijing Office.
Key Competency Requirements:
- 精通C语言，有1万行以上code开发经验；
- 本科3年或硕士2年以上开发经验；
- 计算机及相关专业；
- 使用过ARM等开发环境，有示波器等仪器使用经验；
- 熟悉微控制器与windows编程；



-----------------------------------------------------------------
Senior ASIC Design Engineer Senior Design Engineer(职位编号:#06021)

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 三年以上


外语要求： 英语 良好
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
- To work with US team on building and verifying new modules, from specification, RTL coding, synthesis, timing closure, silicon bringup, testing to volume production.

Key Competency Requirements:
- Experience in ASIC/IC design Verilog, C, and Design Compiler.

Education Required:
- BS in EE or CE; MS or above is plus.

Experience Required:
- 3-5 years or more in IC industry.




------------------------------------------------------------------
IP Designer

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 十年以上


外语要求： 英语
薪水范围： 面议


学 历： 硕士 接受
简历语言： 中文或英文


职位描述：
Job Description and Responsibilities:
-Support user / customer to use SST embedded flash IP
-Design and maintain IPs and ASIC library.

Key Competency Requirements:
-Technical knowledge in IC design methodology
-Experience of non-volatile / flash memory, MCU design and IP library design a definite advantage
-Knowledge of Verilog, Synopsys synthesis / simulation tools, HSPICE, Candence Design Entry, IC layout tools, Dracula, Silicon Ensemble or other equivalent tools
Education Required:MSEE or above preferred



-----------------------------------------------------------------

Section Manager, System Engineer(职位编号:#06019)

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 1
工作年限： 五年以上


外语要求： 英语 良好
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
- The candidate will need to work with logic designer to define/verify the SOC system on PCB board.
- The job responsibility including Board level design/debug, firmware developing and system level SOC chip verification
- Ideal candidate must be independent, quick learner, and result oriented

Key Competency Requirements:
- 精通C/C++，有丰富的底层编程经验；
- 精通PCB设计（原理图，版图），有丰富板级调试经验；
- 本科8年或研究生6年以上开发经验；
- 有FPGA使用经验，熟悉系统级SOC芯片验证。

- Hand-on experience on Altera FPGA, design/debug PCB and system level SOC chip verification are must.
- Familiar with Assembler language, C/C++, compiler, ARM architecture, and firmware experience is preferred.
Knowledge of Flash interface, IDE, ATA, USB, 8051 and Window programming will be a plus.

Education Required:
BSCS/EE, MSEE/MSCE preferred.

Experience Required:
7+ Year Experience required.


--------------------------------------------------------------------

ASIC/ IC/ Hardware/ Design Engineer (HW)

电子邮箱： steng@


发布日期： 2007-02-01
工作地点： 北京市


招聘人数： 2
工作年限： 一年以上


外语要求： 英语 良好
薪水范围： 面议


学 历： 本科 接受
简历语言： 中文和英文


职位描述：
Job Description and Responsibilities:
- Design, verify and debug advanced ASIC/SOC product.
- The candidate will be involved in the whole cycle of ASIC/SOC design from specification, hdl coding, simulation,synthesis,tapeout,debug to mass production.
- The canidate also need to undrstand the old design and add new features.
- The location is SST China Beijing office

Key Competency Requirements:
- Familiar with ASIC/SOC design flow, Verilog HDL, synthesis, DFT, static timing analysis.
- Experiences in interface such as USB,SPI,UART,12C and 8bit/32bit CPU core such as 8051 and ARM7 core.
- Good team player

Education Required:
BS or MS of EE

Experience Required:
1 year+MS or3+ BS.Proven history of ASIC or SOC or complex FPGA design.


--

37m※ 来源:·水木社区 ne***net[点击查看]·[FROM: 202.109.109.*]