欢迎来到应届生求职网-中国领先的大学生求职网站

[上海]积优芯电子科技(上海)有限公司

(全职,发布于2017-03-14) 相关搜索
  • 工作地点:上海
  • 职位:BE design engineer|DFT design engineer
  • 信息来源:哈尔滨理工大学
说明:

此信息由哈尔滨理工大学审核并发布(查看原发布网址),应届生求职网转载该信息只是出于传递更多就业招聘信息,促进大学生就业的目的。如您对此转载信息有疑义,请与原信息发布者哈尔滨理工大学核实,并请同时联系本站处理该转载信息。

积优芯电子科技(上海)有限公司
浏览次数:   22
公司简介

·    公司性质:外资企业

·    联系人:殷莺

·    公司行业:软件和信息技术服务业

·    联系电话:021-33665868

·    公司规模:150-500

·    电子邮箱:shadow.yin@

·    工作城市:上海市

积优芯电子科技(上海)有限公司为创意电子股份有限公司投资设立之全资子公司,于2009年在上海注册成立。

创意电子为全球通讯、计算机和消费性电子公司所仰赖的首屈一指的ASIC设计服务公司,拥有全球最先进90nm65nm40nm 28nm16nm的纳米系统单芯片(SoC)设计经验和提供全方位解决方案,包括各类数字、模拟及CPU核等IP,系统开发及验证平台,封装测试设计与服务。      

创意电子成立于公元 1998 年,已在台湾证券交易所公开上市,股票代号为3443。公元 2003 年,全球晶圆代工服务的领导厂商——台湾集成电路制造股份有限公司 (以下简称台积电,TSMC) 始参与投资创意电子,且成为目前最大之投资股东。

创意电子与台积电(TSMC) 策略联盟,可提供更先进、更完整及更优质的IC设计服务及解决方案,服务的客户群及合作伙伴遍布全球,包括大中华区、日本、韩国、北美及欧洲等地。2015年营收超过二亿四千万美金。

招聘信息

招募职位及相关要求:


1. BE design engineer (BE Job Description) 
   - Block/Chip level physical design implementations from netlist to GDSII flow
   
- Design/IP Macro/IO floorplaning
   - Power design, analysis & IRDrop signoff 

   - Clock distribution analysis and CTS generation
   
- Place & routing, timing closure and timing signoff
   - Physical design verification (DRC/LVS/ERC/DFM) 

   - UPF/CPF design flow implementation

   
Candidate requirements:
   - BSEE/ME/CE, MSEE/ME/CE is preferred (电子工程/微电子/通讯工程)

   - Interest in IC design implementation
   
- Hand-on experience in Synopsys (ICC/ICC2/PT/StarRC) and Cadence (EDI/EPS) is preferred
   
- User of Perl or TCL is preferred
   
- English communication skill

2
.DFT design engineer (DFT Job Description) 
   - Block/Chip level DFT feature and architecture definition
   
- DFT specification generation and review with customer co-work
   - Implement block/chip level DC/AC SCAN, BSD, MBIST and IP macro test 

   - Do all verifications on DFT structures, and deliver quality production ATE patterns 
   - Deliver quality DFT timing constraints and support BE team timing closure 
   - Support ATE bring-up, and debug the ATE patterns for production flow
   
- Support logic scan/MBIST etc. DFT diagnosis for yield improvement

   
Candidate requirements:
   - BSEE/ME/CE, MSEE/ME/CE is preferred (电子工程/微电子/通讯工程)

   - Interest in IC design implementation
   
- Hand-on experience in Synopsys (DFT Compiler/TetraMax/VCS) and Mentor Tessent MBIST is preferred
   
- User of Perl or TCL is preferred
   
- English communication skill

应聘流程:

投递简历->电话通知面试->面试->3方协议签署-〉提前实习培训

投递个人简历至邮箱:shadow.yin@  yj.xiao@

工作地点:上海

联系电话:021-33665868

公司网址信息:ww***com[点击查看]



1.按规定时间、地点持本人学生证和毕业生推荐表进入会场。

2.听从会场工作人员的指导。

3.注意保持会场的环境卫生。

4.注意自己的言行举止,展示我校毕业生的良好形象。

5.不得将学生证借给他人使用,一经发现严肃处理。

 

                                 招生与就业工作处

公司信息
传真:
Email:
地址:

电话:
邮编:
网址: