
此信息由中国科学技术大学审核并发布(查看原发布网址),应届生求职网转载该信息只是出于传递更多就业招聘信息,促进大学生就业的目的。如您对此转载信息有疑义,请与原信息发布者中国科学技术大学核实,并请同时联系本站处理该转载信息。
熟练掌握 Verilog, Quartus, ModelSim等工具
熟悉数字电路设计整套流程,包括构架设计、编写RTL代码、逻辑综合、布局布线、仿真验证、时序分析等
有独立或领导过完整设计经验者优先
有 C 等软件开发经验者优先
有 shell, python, tcl 等脚本编写经验者优先
能理解英文资料
简历投递邮箱:recruit@